Commit | Line | Data |
---|---|---|
59003145 | 1 | /* |
96f1050d | 2 | * Set up the interrupt priorities |
59003145 | 3 | * |
96f1050d | 4 | * Copyright 2007-2008 Analog Devices Inc. |
59003145 | 5 | * |
96f1050d | 6 | * Licensed under the GPL-2 or later. |
59003145 MH |
7 | */ |
8 | ||
9 | #include <linux/module.h> | |
10 | #include <linux/irq.h> | |
11 | #include <asm/blackfin.h> | |
12 | ||
9216bbc8 | 13 | void __init program_IAR(void) |
59003145 MH |
14 | { |
15 | /* Program the IAR0 Register with the configured priority */ | |
16 | bfin_write_SIC_IAR0(((CONFIG_IRQ_PLL_WAKEUP - 7) << IRQ_PLL_WAKEUP_POS) | | |
17 | ((CONFIG_IRQ_DMA0_ERROR - 7) << IRQ_DMA0_ERROR_POS) | | |
18 | ((CONFIG_IRQ_DMAR0_BLK - 7) << IRQ_DMAR0_BLK_POS) | | |
19 | ((CONFIG_IRQ_DMAR1_BLK - 7) << IRQ_DMAR1_BLK_POS) | | |
20 | ((CONFIG_IRQ_DMAR0_OVR - 7) << IRQ_DMAR0_OVR_POS) | | |
21 | ((CONFIG_IRQ_DMAR1_OVR - 7) << IRQ_DMAR1_OVR_POS) | | |
22 | ((CONFIG_IRQ_PPI_ERROR - 7) << IRQ_PPI_ERROR_POS) | | |
23 | ((CONFIG_IRQ_MAC_ERROR - 7) << IRQ_MAC_ERROR_POS)); | |
24 | ||
25 | ||
26 | bfin_write_SIC_IAR1(((CONFIG_IRQ_SPORT0_ERROR - 7) << IRQ_SPORT0_ERROR_POS) | | |
27 | ((CONFIG_IRQ_SPORT1_ERROR - 7) << IRQ_SPORT1_ERROR_POS) | | |
28 | ((CONFIG_IRQ_UART0_ERROR - 7) << IRQ_UART0_ERROR_POS) | | |
29 | ((CONFIG_IRQ_UART1_ERROR - 7) << IRQ_UART1_ERROR_POS) | | |
30 | ((CONFIG_IRQ_RTC - 7) << IRQ_RTC_POS) | | |
31 | ((CONFIG_IRQ_PPI - 7) << IRQ_PPI_POS)); | |
32 | ||
33 | bfin_write_SIC_IAR2(((CONFIG_IRQ_SPORT0_RX - 7) << IRQ_SPORT0_RX_POS) | | |
34 | ((CONFIG_IRQ_SPORT0_TX - 7) << IRQ_SPORT0_TX_POS) | | |
35 | ((CONFIG_IRQ_SPORT1_RX - 7) << IRQ_SPORT1_RX_POS) | | |
36 | ((CONFIG_IRQ_SPORT1_TX - 7) << IRQ_SPORT1_TX_POS) | | |
37 | ((CONFIG_IRQ_TWI - 7) << IRQ_TWI_POS) | | |
38 | ((CONFIG_IRQ_SPI - 7) << IRQ_SPI_POS) | | |
39 | ((CONFIG_IRQ_UART0_RX - 7) << IRQ_UART0_RX_POS) | | |
40 | ((CONFIG_IRQ_UART0_TX - 7) << IRQ_UART0_TX_POS)); | |
41 | ||
42 | bfin_write_SIC_IAR3(((CONFIG_IRQ_UART1_RX - 7) << IRQ_UART1_RX_POS) | | |
43 | ((CONFIG_IRQ_UART1_TX - 7) << IRQ_UART1_TX_POS) | | |
44 | ((CONFIG_IRQ_OPTSEC - 7) << IRQ_OPTSEC_POS) | | |
45 | ((CONFIG_IRQ_CNT - 7) << IRQ_CNT_POS) | | |
46 | ((CONFIG_IRQ_MAC_RX - 7) << IRQ_MAC_RX_POS) | | |
47 | ((CONFIG_IRQ_PORTH_INTA - 7) << IRQ_PORTH_INTA_POS) | | |
48 | ((CONFIG_IRQ_MAC_TX - 7) << IRQ_MAC_TX_POS) | | |
49 | ((CONFIG_IRQ_PORTH_INTB - 7) << IRQ_PORTH_INTB_POS)); | |
50 | ||
6a01f230 YL |
51 | bfin_write_SIC_IAR4(((CONFIG_IRQ_TIMER0 - 7) << IRQ_TIMER0_POS) | |
52 | ((CONFIG_IRQ_TIMER1 - 7) << IRQ_TIMER1_POS) | | |
53 | ((CONFIG_IRQ_TIMER2 - 7) << IRQ_TIMER2_POS) | | |
54 | ((CONFIG_IRQ_TIMER3 - 7) << IRQ_TIMER3_POS) | | |
55 | ((CONFIG_IRQ_TIMER4 - 7) << IRQ_TIMER4_POS) | | |
56 | ((CONFIG_IRQ_TIMER5 - 7) << IRQ_TIMER5_POS) | | |
57 | ((CONFIG_IRQ_TIMER6 - 7) << IRQ_TIMER6_POS) | | |
58 | ((CONFIG_IRQ_TIMER7 - 7) << IRQ_TIMER7_POS)); | |
59003145 MH |
59 | |
60 | bfin_write_SIC_IAR5(((CONFIG_IRQ_PORTG_INTA - 7) << IRQ_PORTG_INTA_POS) | | |
61 | ((CONFIG_IRQ_PORTG_INTB - 7) << IRQ_PORTG_INTB_POS) | | |
62 | ((CONFIG_IRQ_MEM_DMA0 - 7) << IRQ_MEM_DMA0_POS) | | |
63 | ((CONFIG_IRQ_MEM_DMA1 - 7) << IRQ_MEM_DMA1_POS) | | |
64 | ((CONFIG_IRQ_WATCH - 7) << IRQ_WATCH_POS) | | |
65 | ((CONFIG_IRQ_PORTF_INTA - 7) << IRQ_PORTF_INTA_POS) | | |
66 | ((CONFIG_IRQ_PORTF_INTB - 7) << IRQ_PORTF_INTB_POS) | | |
67 | ((CONFIG_IRQ_SPI_ERROR - 7) << IRQ_SPI_ERROR_POS)); | |
68 | ||
69 | bfin_write_SIC_IAR6(((CONFIG_IRQ_NFC_ERROR - 7) << IRQ_NFC_ERROR_POS) | | |
70 | ((CONFIG_IRQ_HDMA_ERROR - 7) << IRQ_HDMA_ERROR_POS) | | |
71 | ((CONFIG_IRQ_HDMA - 7) << IRQ_HDMA_POS) | | |
72 | ((CONFIG_IRQ_USB_EINT - 7) << IRQ_USB_EINT_POS) | | |
73 | ((CONFIG_IRQ_USB_INT0 - 7) << IRQ_USB_INT0_POS) | | |
74 | ((CONFIG_IRQ_USB_INT1 - 7) << IRQ_USB_INT1_POS) | | |
75 | ((CONFIG_IRQ_USB_INT2 - 7) << IRQ_USB_INT2_POS) | | |
76 | ((CONFIG_IRQ_USB_DMA - 7) << IRQ_USB_DMA_POS)); | |
77 | ||
78 | SSYNC(); | |
79 | } |