Commit | Line | Data |
---|---|---|
f5f10c66 AV |
1 | .macro cond mnem |
2 | .irp cond, eq, ne, gt, ge, lt, le | |
3 | it \cond | |
4 | \mnem\().u32 q0, [r0, q1] | |
5 | .endr | |
6 | .endm | |
7 | ||
8 | .syntax unified | |
9 | .thumb | |
10 | vldrb.16 q0, [r0, q1] | |
11 | vldrb.p16 q0, [r0, q1] | |
12 | vldrb.f16 q0, [r0, q1] | |
13 | vldrb.32 q0, [r0, q1] | |
14 | vldrb.f32 q0, [r0, q1] | |
15 | vldrb.64 q0, [r0, q1] | |
16 | vldrb.u64 q0, [r0, q1] | |
17 | vldrb.s64 q0, [r0, q1] | |
18 | vldrb.u32 q0, [pc, q1] | |
19 | vldrb.u32 q0, [r0, q0] | |
20 | cond vldrb | |
21 | it eq | |
22 | vldrbeq.u32 q0, [r0, q1] | |
23 | vldrbeq.u32 q0, [r0, q1] | |
24 | vpst | |
25 | vldrbeq.u32 q0, [r0, q1] | |
26 | vldrbt.u32 q0, [r0, q1] | |
27 | vpst | |
28 | vldrb.u32 q0, [r0, q1] | |
29 | ||
30 | vldrh.32 q0, [r0, q1] | |
31 | vldrh.f32 q0, [r0, q1] | |
32 | vldrh.64 q0, [r0, q1] | |
33 | vldrh.u64 q0, [r0, q1] | |
34 | vldrh.s64 q0, [r0, q1] | |
35 | vldrh.u32 q0, [pc, q1] | |
36 | vldrh.u32 q0, [r0, q0] | |
37 | cond vldrh | |
38 | it eq | |
39 | vldrheq.u32 q0, [r0, q1] | |
40 | vldrheq.u32 q0, [r0, q1] | |
41 | vpst | |
42 | vldrheq.u32 q0, [r0, q1] | |
43 | vldrht.u32 q0, [r0, q1] | |
44 | vpst | |
45 | vldrh.u32 q0, [r0, q1] | |
46 | ||
47 | vldrw.64 q0, [r0, q1] | |
48 | vldrw.u64 q0, [r0, q1] | |
49 | vldrw.s64 q0, [r0, q1] | |
50 | vldrw.u32 q0, [pc, q1] | |
51 | vldrw.u32 q0, [r0, q0] | |
52 | cond vldrw | |
53 | it eq | |
54 | vldrweq.u32 q0, [r0, q1] | |
55 | vldrweq.u32 q0, [r0, q1] | |
56 | vpst | |
57 | vldrweq.u32 q0, [r0, q1] | |
58 | vldrwt.u32 q0, [r0, q1] | |
59 | vpst | |
60 | vldrw.u32 q0, [r0, q1] | |
61 | ||
62 | .macro cond64 | |
63 | .irp cond, eq, ne, gt, ge, lt, le | |
64 | it \cond | |
65 | vldrd.u64 q0, [r0, q1] | |
66 | .endr | |
67 | .endm | |
68 | ||
69 | vldrd.8 q0, [r0, q1] | |
70 | vldrd.u8 q0, [r0, q1] | |
71 | vldrd.s8 q0, [r0, q1] | |
72 | vldrd.p8 q0, [r0, q1] | |
73 | vldrd.16 q0, [r0, q1] | |
74 | vldrd.u16 q0, [r0, q1] | |
75 | vldrd.s16 q0, [r0, q1] | |
76 | vldrd.p16 q0, [r0, q1] | |
77 | vldrd.f16 q0, [r0, q1] | |
78 | vldrd.32 q0, [r0, q1] | |
79 | vldrd.u32 q0, [r0, q1] | |
80 | vldrd.s32 q0, [r0, q1] | |
81 | vldrd.f32 q0, [r0, q1] | |
82 | cond64 | |
83 | it eq | |
84 | vldrdeq.u64 q0, [r0, q1] | |
85 | vldrdeq.u64 q0, [r0, q1] | |
86 | vpst | |
87 | vldrdeq.u64 q0, [r0, q1] | |
88 | vldrdt.u64 q0, [r0, q1] | |
89 | vpst | |
90 | vldrd.u64 q0, [r0, q1] | |
91 | ||
92 | vldrb.u8 q0, [r0, q1, #0] | |
93 | vldrb.u8 q0, [r0, q1, UXTW #1] | |
94 | vldrb.u16 q0, [r0, q1, UXTW #1] | |
95 | vldrb.u32 q0, [r0, q1, UXTW #1] | |
96 | vldrh.u16 q0, [r0, q1, #1] | |
97 | vldrh.u16 q0, [r0, q1, UXTW #2] | |
98 | vldrh.u32 q0, [r0, q1, UXTW #2] | |
99 | vldrh.u16 q0, [r0, q1, UXTW #3] | |
100 | vldrh.u32 q0, [r0, q1, UXTW #3] | |
101 | vldrw.u32 q0, [r0, q1, #2] | |
102 | vldrw.u32 q0, [r0, q1, UXTW #1] | |
103 | vldrw.u32 q0, [r0, q1, UXTW #3] | |
104 | vldrd.u64 q0, [r0, q1, #3] | |
105 | vldrd.u64 q0, [r0, q1, UXTW #1] | |
106 | vldrd.u64 q0, [r0, q1, UXTW #2] | |
107 | vldrd.u64 q0, [r0, q1, UXTW #4] |