Commit | Line | Data |
---|---|---|
f5f10c66 AV |
1 | .macro cond mnem |
2 | .irp cond, eq, ne, gt, ge, lt, le | |
3 | it \cond | |
4 | \mnem\().32 q0, [r0] | |
5 | .endr | |
6 | .endm | |
7 | ||
8 | .syntax unified | |
9 | .thumb | |
10 | vstrb.8 q0, [r0, #128] | |
11 | vstrb.8 q0, [r0, #-128] | |
12 | vstrb.16 q0, [r0, #128] | |
13 | vstrb.16 q0, [r0, #-128] | |
14 | vstrb.32 q0, [r0, #128] | |
15 | vstrb.32 q0, [r0, #-128] | |
16 | vstrb.8 q0, [r0, #128]! | |
17 | vstrb.8 q0, [r0, #-128]! | |
18 | vstrb.16 q0, [r0, #128]! | |
19 | vstrb.16 q0, [r0, #-128]! | |
20 | vstrb.32 q0, [r0, #128]! | |
21 | vstrb.32 q0, [r0, #-128]! | |
22 | vstrb.8 q0, [r0], #128 | |
23 | vstrb.8 q0, [r0], #-128 | |
24 | vstrb.16 q0, [r0], #128 | |
25 | vstrb.16 q0, [r0], #-128 | |
26 | vstrb.32 q0, [r0], #128 | |
27 | vstrb.32 q0, [r0], #-128 | |
28 | vstrb.16 q0, [r10, #2] | |
29 | vstrb.16 q0, [r10, #2]! | |
30 | vstrb.16 q0, [r10], #2 | |
31 | vstrb.8 q0, [sp, #2]! | |
32 | vstrb.8 q0, [sp], #2 | |
33 | vstrb.8 q0, [pc, #2] | |
34 | cond vstrb | |
35 | vstrb.u16 q0, [r0] | |
36 | vstrb.s16 q0, [r0] | |
37 | vstrb.f16 q0, [r0] | |
38 | vstrb.p16 q0, [r0] | |
39 | vstrb.u32 q0, [r0] | |
40 | vstrb.s32 q0, [r0] | |
41 | vstrb.f32 q0, [r0] | |
42 | vstrh.16 q0, [r0, #1] | |
43 | vstrh.16 q0, [r0, #17] | |
44 | vstrh.16 q0, [r0, #-17] | |
45 | vstrh.16 q0, [r0, #256] | |
46 | vstrh.16 q0, [r0, #-256] | |
47 | vstrh.32 q0, [r0, #1] | |
48 | vstrh.32 q0, [r0, #17] | |
49 | vstrh.32 q0, [r0, #-17] | |
50 | vstrh.32 q0, [r0, #256] | |
51 | vstrh.32 q0, [r0, #-256] | |
52 | vstrh.16 q0, [r0, #1]! | |
53 | vstrh.16 q0, [r0, #17]! | |
54 | vstrh.16 q0, [r0, #-17]! | |
55 | vstrh.16 q0, [r0, #256]! | |
56 | vstrh.16 q0, [r0, #-256]! | |
57 | vstrh.32 q0, [r0, #1]! | |
58 | vstrh.32 q0, [r0, #17]! | |
59 | vstrh.32 q0, [r0, #-17]! | |
60 | vstrh.32 q0, [r0, #256]! | |
61 | vstrh.32 q0, [r0, #-256]! | |
62 | vstrh.16 q0, [r0], #1 | |
63 | vstrh.16 q0, [r0], #17 | |
64 | vstrh.16 q0, [r0], #-17 | |
65 | vstrh.16 q0, [r0], #256 | |
66 | vstrh.16 q0, [r0], #-256 | |
67 | vstrh.32 q0, [r0], #1 | |
68 | vstrh.32 q0, [r0], #17 | |
69 | vstrh.32 q0, [r0], #-17 | |
70 | vstrh.32 q0, [r0], #256 | |
71 | vstrh.32 q0, [r0], #-256 | |
72 | vstrh.32 q0, [r10, #4] | |
73 | vstrh.16 q0, [sp, #2]! | |
74 | vstrh.16 q0, [sp], #2 | |
75 | vstrh.16 q0, [pc, #2] | |
76 | cond vstrh | |
77 | vstrh.8 q0, [r0] | |
78 | vstrh.u8 q0, [r0] | |
79 | vstrh.s8 q0, [r0] | |
80 | vstrh.p8 q0, [r0] | |
81 | vstrh.u32 q0, [r0] | |
82 | vstrh.s32 q0, [r0] | |
83 | vstrh.f32 q0, [r0] | |
84 | vstrw.32 q0, [r0, #3] | |
85 | vstrw.32 q0, [r0, #-3] | |
86 | vstrw.32 q0, [r0, #514] | |
87 | vstrw.32 q0, [r0, #-258] | |
88 | vstrw.32 q0, [r0, #258] | |
89 | vstrw.32 q0, [r0, #516] | |
90 | vstrw.32 q0, [r0, #-516] | |
91 | vstrw.32 q0, [r0, #3]! | |
92 | vstrw.32 q0, [r0, #-3]! | |
93 | vstrw.32 q0, [r0, #514]! | |
94 | vstrw.32 q0, [r0, #-258]! | |
95 | vstrw.32 q0, [r0, #258]! | |
96 | vstrw.32 q0, [r0, #516]! | |
97 | vstrw.32 q0, [r0, #-516]! | |
98 | vstrw.32 q0, [r0], #3 | |
99 | vstrw.32 q0, [r0], #-3 | |
100 | vstrw.32 q0, [r0], #514 | |
101 | vstrw.32 q0, [r0], #-258 | |
102 | vstrw.32 q0, [r0], #258 | |
103 | vstrw.32 q0, [r0], #516 | |
104 | vstrw.32 q0, [r0], #-516 | |
105 | vstrw.32 q0, [sp, #4]! | |
106 | vstrw.32 q0, [pc, #4] | |
107 | cond vstrw | |
108 | vstrw.8 q0, [r0] | |
109 | vstrw.u8 q0, [r0] | |
110 | vstrw.s8 q0, [r0] | |
111 | vstrw.p8 q0, [r0] | |
112 | vstrw.16 q0, [r0] | |
113 | vstrw.u16 q0, [r0] | |
114 | vstrw.s16 q0, [r0] | |
115 | vstrw.f16 q0, [r0] | |
116 | vstrw.p16 q0, [r0] | |
117 | it eq | |
118 | vstrbeq.8 q0, [r0] | |
119 | vstrbeq.8 q0, [r0] | |
120 | vpst | |
121 | vstrbeq.8 q0, [r0] | |
122 | vstrbt.8 q0, [r0] | |
123 | vpst | |
124 | vstrb.8 q0, [r0] | |
125 | it eq | |
126 | vstrheq.16 q0, [r0] | |
127 | vstrheq.16 q0, [r0] | |
128 | vpst | |
129 | vstrheq.16 q0, [r0] | |
130 | vstrht.16 q0, [r0] | |
131 | vpst | |
132 | vstrh.16 q0, [r0] | |
133 | it eq | |
134 | vstrweq.32 q0, [r0] | |
135 | vstrweq.32 q0, [r0] | |
136 | vpst | |
137 | vstrweq.32 q0, [r0] | |
138 | vstrwt.32 q0, [r0] | |
139 | vpst | |
140 | vstrw.32 q0, [r0] |