projects / deliverable / binutils-gdb.git / blame
| Commit | Line | Data |
|---|---|---|
| edd40341 JB |
1 | # name: Neon optional register operands |
| 2 | # as: -mfpu=neon | |
| 3 | # objdump: -dr --prefix-addresses --show-raw-insn | |
| 4 | ||
| 5 | .*: +file format .*arm.* | |
| 6 | ||
| 7 | Disassembly of section .text: | |
| 8 | 0[0-9a-f]+ <[^>]+> f3022746 vabd\.u8 q1, q1, q3 | |
| 9 | 0[0-9a-f]+ <[^>]+> f26cc0c6 vhadd\.s32 q14, q14, q3 | |
| 10 | 0[0-9a-f]+ <[^>]+> f2222144 vrhadd\.s32 q1, q1, q2 | |
| 11 | 0[0-9a-f]+ <[^>]+> f22aa24e vhsub\.s32 q5, q5, q7 | |
| 12 | 0[0-9a-f]+ <[^>]+> f3166448 vshl\.u16 q3, q3, q4 | |
| 13 | 0[0-9a-f]+ <[^>]+> f32aa45c vqshl\.u32 q5, q5, q6 | |
| 14 | 0[0-9a-f]+ <[^>]+> f20ee170 vand q7, q7, q8 | |
| 15 | 0[0-9a-f]+ <[^>]+> f30ee170 veor q7, q7, q8 | |
| 16 | 0[0-9a-f]+ <[^>]+> f3b5a14a vceq\.i16 q5, q5, #0 | |
| 17 | 0[0-9a-f]+ <[^>]+> f31aa85a vceq\.i16 q5, q5, q5 | |
| 18 | 0[0-9a-f]+ <[^>]+> f3b5a24a vclt\.s16 q5, q5, #0 | |
| 19 | 0[0-9a-f]+ <[^>]+> f3b5a34c vabs\.s16 q5, q6 | |
| 20 | 0[0-9a-f]+ <[^>]+> f3b57388 vneg\.s16 d7, d8 | |
| 21 | 0[0-9a-f]+ <[^>]+> f3b97708 vabs\.f32 d7, d8 | |
| 22 | 0[0-9a-f]+ <[^>]+> f3f927e4 vneg\.f32 q9, q10 | |
| 23 | 0[0-9a-f]+ <[^>]+> f2211a03 vpmax\.s32 d1, d1, d3 | |
| 24 | 0[0-9a-f]+ <[^>]+> f2255a17 vpmin\.s32 d5, d5, d7 | |
| 25 | 0[0-9a-f]+ <[^>]+> f3011f03 vpmax\.f32 d1, d1, d3 | |
| 26 | 0[0-9a-f]+ <[^>]+> f3255f07 vpmin\.f32 d5, d5, d7 | |
| 27 | 0[0-9a-f]+ <[^>]+> f2122b46 vqdmulh\.s16 q1, q1, q3 | |
| 28 | 0[0-9a-f]+ <[^>]+> f3255b07 vqrdmulh\.s32 d5, d5, d7 | |
| 29 | 0[0-9a-f]+ <[^>]+> f3922c6d vqdmulh\.s16 q1, q1, d5\[3\] | |
| 30 | 0[0-9a-f]+ <[^>]+> f2122056 vqadd\.s16 q1, q1, q3 | |
| 31 | 0[0-9a-f]+ <[^>]+> f2255017 vqadd\.s32 d5, d5, d7 | |
| 32 | 0[0-9a-f]+ <[^>]+> f2222944 vmla\.i32 q1, q1, q2 | |
| 33 | 0[0-9a-f]+ <[^>]+> f2133b14 vpadd\.i16 d3, d3, d4 | |
| 34 | 0[0-9a-f]+ <[^>]+> f3266948 vmls\.i32 q3, q3, q4 | |
| 35 | 0[0-9a-f]+ <[^>]+> f3022e54 vacge\.f32 q1, q1, q2 | |
| 36 | 0[0-9a-f]+ <[^>]+> f3266e58 vacgt\.f32 q3, q3, q4 | |
| 37 | 0[0-9a-f]+ <[^>]+> f30cae5a vacge\.f32 q5, q6, q5 | |
| 38 | 0[0-9a-f]+ <[^>]+> f320eede vacgt\.f32 q7, q8, q7 | |
| 39 | 0[0-9a-f]+ <[^>]+> f32ee370 vcge\.u32 q7, q7, q8 | |
| 40 | 0[0-9a-f]+ <[^>]+> f320e3de vcge\.u32 q7, q8, q7 | |
| 41 | 0[0-9a-f]+ <[^>]+> f3a22102 vaddw\.u32 q1, q1, d2 | |
| 42 | 0[0-9a-f]+ <[^>]+> f2a66304 vsubw\.s32 q3, q3, d4 | |
| 43 | 0[0-9a-f]+ <[^>]+> f2244856 vtst\.32 q2, q2, q3 | |
| 44 | 0[0-9a-f]+ <[^>]+> f2011f12 vrecps\.f32 d1, d1, d2 | |
| 45 | 0[0-9a-f]+ <[^>]+> f29c2052 vshr\.s16 q1, q1, #4 | |
| 46 | 0[0-9a-f]+ <[^>]+> f28b4254 vrshr\.s8 q2, q2, #5 | |
| 47 | 0[0-9a-f]+ <[^>]+> f39a6156 vsra\.u16 q3, q3, #6 | |
| 48 | 0[0-9a-f]+ <[^>]+> f39a8358 vrsra\.u16 q4, q4, #6 | |
| 49 | 0[0-9a-f]+ <[^>]+> f3954554 vsli\.16 q2, q2, #5 | |
| 50 | 0[0-9a-f]+ <[^>]+> f3bff69f vqshlu\.s64 d15, d15, #63 | |
| 51 | 0[0-9a-f]+ <[^>]+> f2b55306 vext\.8 d5, d5, d6, #3 |