Add documentation
[deliverable/exatracer.git] / src / lttng-ust-exatracer.cpp
index 7eb759de046e17e17b863fcf62e50e6514ba2968..6fbaa6fe57100cc74ee8fe1faf838568d15ea248 100644 (file)
@@ -96,7 +96,7 @@ register_hip_table(uint64_t lib_instance, uint64_t num_tables, void **tables)
     if (num_tables < 1) {
         return;
     }
-  
+
     /*
      * This could be done at compile time in some way if C++ could support
      * designated initializers.
@@ -125,7 +125,7 @@ register_hsa_core_table(uint64_t lib_instance, uint64_t num_tables, void **table
     if (num_tables < 1) {
         return;
     }
-  
+
     /*
      * This could be done at compile time in some way if C++ could support
      * designated initializers.
@@ -161,7 +161,7 @@ register_roctx_core_table(uint64_t lib_instance, uint64_t num_tables, void **tab
      * designated initializers.
      */
     lttng_roctx_install_wrappers();
-  
+
     auto original_roctx_core_table = static_cast<roctxCoreApiTable_t*>(tables[0]);
 
     /* Swap tables. */
@@ -184,8 +184,8 @@ api_registration_callback(rocprofiler_intercept_table_t type,
     (void) lib_version;
 
     /*
-     * We only want HIP runtime and HSA tables.  If we get something
-     * else, there is a bug somewhere.
+     * We only want HIP, HSA or ROC-TX tables.  If we get something else, there
+     * is a bug somewhere.
      */
     switch (type) {
     case ROCPROFILER_HIP_RUNTIME_TABLE:
@@ -224,8 +224,7 @@ rocprofiler_tool_configure_result_t *rocprofiler_configure(uint32_t version,
                                                    ROCPROFILER_HSA_TABLE |
                                                    ROCPROFILER_MARKER_CORE_TABLE,
                                                     nullptr)) {
-        die("Trying to register API interception table for HIP runtime: "
-            "NOT IMPLEMENTED");
+        die("Trying to register API interception : " "NOT IMPLEMENTED");
     }
 
     static auto cfg = rocprofiler_tool_configure_result_t {
This page took 0.023078 seconds and 4 git commands to generate.