- port1 = comp_self._add_output_port('clear')
- port2 = comp_self._add_output_port('print')
- port3 = comp_self._add_output_port('insert')
- self.assertEqual(port3.addr, comp_self._output_ports['insert'].addr)
- self.assertEqual(port2.addr, comp_self._output_ports['print'].addr)
- self.assertEqual(port1.addr, comp_self._output_ports['clear'].addr)
+ port1 = comp_self._add_output_port("clear")
+ port2 = comp_self._add_output_port("print")
+ port3 = comp_self._add_output_port("insert")
+ self.assertEqual(port3.addr, comp_self._output_ports["insert"].addr)
+ self.assertEqual(port2.addr, comp_self._output_ports["print"].addr)
+ self.assertEqual(port1.addr, comp_self._output_ports["clear"].addr)