[ARC] Prefer NOP instead of MOV 0,0
authorClaudiu Zissulescu <claziss@synopsys.com>
Tue, 25 Apr 2017 15:07:00 +0000 (17:07 +0200)
committerclaziss <claziss@synopsys.com>
Tue, 25 Apr 2017 15:07:00 +0000 (17:07 +0200)
NOP and MOV 0,0 are having the same encoding. As MOV mnemonic is
located before NOP in the instruction table, the disassembler prints
MOV 0,0 for NOP. Reorder the instructions such that NOP is first.

gas/
2017-04-25  Claudiu Zissulescu  <claziss@synopsys.com>

* testsuite/gas/arc/b.d: Update test.
* testsuite/gas/arc/noargs_hs.d: Likewise.

opcode/
2017-04-25  Claudiu Zissulescu  <claziss@synopsys.com>

* arc-tbl.h: Reorder NOP entry to be before MOV instructions.

gas/ChangeLog
gas/testsuite/gas/arc/b.d
gas/testsuite/gas/arc/noargs_hs.d
opcodes/ChangeLog
opcodes/arc-tbl.h

index a60731b9b13200c79a7a987ff788add0d51da878..4be806e4a4f883923734dbc60a260a29ab7fbc23 100644 (file)
@@ -1,3 +1,8 @@
+2017-04-25  Claudiu Zissulescu  <claziss@synopsys.com>
+
+       * testsuite/gas/arc/b.d: Update test.
+       * testsuite/gas/arc/noargs_hs.d: Likewise.
+
 2017-04-25  Maciej W. Rozycki  <macro@imgtec.com>
 
        * config/tc-mips.c (md_convert_frag): Correct
index 50bc30581cc6a5cec7bc47f52da7102b8cfe370b..8f121cdad5226d1e04497991f93423bc939ce9aa 100644 (file)
@@ -35,12 +35,12 @@ Disassembly of section .text:
   68:  0798 ffce               bls     -104
   6c:  0794 ffcf               bpnz    -108
   70:  0791 ffef               b.d     0 <text_label>
-  74:  264a 7000               mov     0,0
+  74:  264a 7000               nop
   78:  0789 ffcf               b       0 <text_label>
   7c:  0785 ffef               b.d     0 <text_label>
-  80:  264a 7000               mov     0,0
+  80:  264a 7000               nop
   84:  077c ffe1               beq.d   -132
-  88:  264a 7000               mov     0,0
+  88:  264a 7000               nop
   8c:  0774 ffc2               bne     -140
   90:  0770 ffe6               bnc.d   -144
-  94:  264a 7000               mov     0,0
+  94:  264a 7000               nop
index 14f97aae84f340045afe30f578008752f9770da1..7adef57d4a8a9c3bdce436cb471d86b70d3c22c1 100644 (file)
@@ -14,7 +14,7 @@ Disassembly of section .text:
    e:  246f 003f               rtie
   12:  216f 003f               sleep   0
   16:  226f 103f               dsync
-  1a:  264a 7000               mov     0,0
+  1a:  264a 7000               nop
   1e:  78e0                    nop_s
   20:  256f 003f               brk
   24:  236f 003f               sync
index 532f82140d140ce09e2649a92f09e22c9f0e1303..7076de5ca2504740b1f6a53d67070a08274904b5 100644 (file)
@@ -1,3 +1,7 @@
+2017-04-25  Claudiu Zissulescu  <claziss@synopsys.com>
+
+       * arc-tbl.h: Reorder NOP entry to be before MOV instructions.
+
 2017-04-25  Maciej W. Rozycki  <macro@imgtec.com>
 
        * mips-dis.c (print_mips_disassembler_options): Add
index c7d5c34aa72cea7bf9cd5a9e62ec77aff8c5de42..6b8a589cfac969086afd019f8de1f6f4cda07aca 100644 (file)
 /* minidl<.f><.cc> 0,limm,limm 0010111011001001F1111111100QQQQQ.  */
 { "minidl", 0x2EC97F80, 0xFFFF7FE0, ARC_OPCODE_ARC600, DSP, NONE, { ZA, LIMM, LIMMdup }, { C_F, C_CC }},
 
+/* nop  00100110010010100111000000000000.  */
+{ "nop", 0x264A7000, 0xFFFFFFFF, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700 | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, CONTROL, NONE, { 0 }, { 0 }},
+
 /* mov<.f> b,c 00100bbb00001010FBBBCCCCCCRRRRRR.  */
 { "mov", 0x200A0000, 0xF8FF0000, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700 | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, MOVE, NONE, { RB, RC }, { C_F }},
 
 /* neg_s b,c 01111bbbccc10011.  */
 { "neg_s", 0x00007813, 0x0000F81F, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700 | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, ARITH, NONE, { RB_S, RC_S }, { 0 }},
 
-/* nop  00100110010010100111000000000000.  */
-{ "nop", 0x264A7000, 0xFFFFFFFF, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700 | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, CONTROL, NONE, { 0 }, { 0 }},
-
 /* nop_s  0111100011100000.  */
 { "nop_s", 0x000078E0, 0x0000FFFF, ARC_OPCODE_ARC600 | ARC_OPCODE_ARC700 | ARC_OPCODE_ARCv2EM | ARC_OPCODE_ARCv2HS, CONTROL, NONE, { 0 }, { 0 }},
 
This page took 0.034781 seconds and 4 git commands to generate.